芯片资讯
热点资讯
- 聊一聊MEMS先生的微机电系统
- FPGA浮点IP内核究竟有哪些优势呢?
- Infineon品牌SLE 4432 C芯片IC EEPROM 256BYTE CHIP的技术和方案应用介绍
- pH传感器的工作原理及应用
- Atmel品牌AT17LV65-10JI芯片CONFIG MEMORY, 64KX1, SERIAL的技术和方案应用介绍
- 大疆的低成本高阶智能驾驶方案详解
- 采用单芯片加密设计流程的PolarFire FPGA器件
- 海伯森系列传感器入选为“创未来科技展厅”展品
- Fairchild品牌ACE1502EN14芯片IC MCU 8BIT 2KB EEPROM 14DIP的技术和方案应用
- 深度解析索尼的多重曝光HDR技术
- 发布日期:2023-12-26 14:45 点击次数:73
本文介绍一个FPGA常用模块:SRIO(SerialRapidIO)。SRIO协议是一种高速串行通信协议,在我参与的项目中主要是用于FPGA和DSP之间的高速通信。有关SRIO协议的详细介绍网上有很多,本文主要简单介绍一下SRIO IP核的使用和本工程的源代码结构。
由于Vivado中RapidIO IP核需要付费才能使用,因此本文提供完整工程源码。文章末尾有该工程源码获取方式, EEPROM带电可擦可编程存储器芯片大全有需要的小伙伴可以收藏、分享一下。
01
软硬件平台
软件平台:Vivado 2017.4;
硬件平台:XC7K410T...;
02
IP核参数配置
本工程SRIO IP核参数配置如下图所示, ATMEGA系列ATMEL芯片COMEEPROM带电可擦可编程存储器芯片大全仅供参考:
03
工程源码结构
下图是SRIO工程源码结构:
其中, 电子元器件PDF资料大全
SRIO_Auto_rst_Mod:SRIO自动复位模块;
srio_request_gen:SRIO请求事务生成模块;
srio_response_gen:SRIO响应事务生成模块;
RapidIO_switch_maintr_mod & srio_quick_start:SRIO维护事务生成模块。
04
实现功能
该FPGA SRIO模块采用NWRITE类型事务往DSP目的地址传输数据, CMOS图像传感器集成电路芯片每包数据大小为256字节。数据写入完毕后,芯片交易网IC交易网通过DOORBELL事务给DSP发送数据接收中断。另外FPGA端通过RapidIO IP核m_axis_treq接口接收来自DSP的数据。
审核编辑:刘清
- 中国市场FPGA产业竞争格局现状分析2024-01-05
- fpga在asic设计中有什么用途?2024-01-05
- ASIC和FPGA到底选哪个好?两者的流程有什么区别?2024-01-05
- 采用单芯片加密设计流程的PolarFire FPGA器件2024-01-05
- 基于FPGA的贪吃蛇小游戏实现案例2024-01-05
- FPGA实现SATA协议的设计步骤2024-01-05